El bus ISA (Industrial Standard Architecture) se utilizó en el primer IBM PC, lanzado en 1981, y en 1984 en una versión ampliada de 16 bits en el IBM PC/AT. El bus ISA es la base fundamental de la arquitectura de las computadoras personales; se utilizó hasta finales de la década de 1990. Parece extraño que un bus con una arquitectura tan "antigua" se haya utilizado en ordenadores de alto rendimiento fabricados antes de finales de los años 90, pero esto se debe a su fiabilidad, amplias capacidades y compatibilidad. Además, este bus sigue funcionando más rápido que la mayoría de los dispositivos periféricos conectados a él.

¡Nota!

El bus ISA prácticamente no se encuentra en los sistemas de escritorio modernos y el número de empresas que producen placas ISA es extremadamente limitado. Las placas ISA siguen siendo populares en los sistemas industriales (PICMG), pero en un futuro próximo también desaparecerán allí.

Hay dos versiones del bus ISA, que se diferencian en el número de bits de datos: la versión antigua de 8 bits y la nueva versión de 16 bits. La versión antigua funcionaba a una frecuencia de reloj de 4,77 MHz en ordenadores de clase PC y XT. La nueva versión se utilizó en computadoras de clase AT con frecuencias de reloj de 6 y 8 MHz. Posteriormente se llegó a un acuerdo sobre una velocidad de reloj máxima estándar de 8,33 MHz para ambas versiones de los autobuses, garantizando su compatibilidad. Algunos sistemas permiten el uso de buses cuando funcionan a frecuencias más altas, pero no todas las tarjetas adaptadoras pueden manejar esta velocidad. Se necesitan de dos a ocho ciclos de reloj para transmitir datos en el bus. Por lo tanto, la velocidad máxima de transferencia de datos en el bus ISA es 8,33 MB/s:

8,33 MHz × 16 bits: 2 relojes = 66,64 Mbps (o 8,33 MB/s)

El bus de 8 bits tiene la mitad del ancho de banda (4,17 MB/s). Sin embargo, no olvide que estos son máximos teóricos: debido al complejo protocolo de comunicación, el rendimiento real del bus es mucho menor (generalmente la mitad). Aun así, el bus ISA es más rápido que la mayoría de los periféricos conectados a él.

Autobús ISA de 8 bits

Este bus se utilizó en la primera PC IBM. No se utiliza en sistemas nuevos, pero todavía se utilizan cientos de miles de computadoras con este bus, incluidos sistemas basados ​​​​en procesadores 286 y 386.

En el conector se inserta una placa adaptadora con 62 pines. El conector suministra 8 líneas de datos y 20 líneas de dirección, lo que le permite direccionar hasta 1 MB de memoria. En la figura se muestran el propósito y la ubicación de los pines del conector de bus ISA de 8 bits.

Aunque este bus es muy simple, IBM no publicó una descripción completa del mismo ni diagramas de tiempo para las señales en las líneas de datos y direcciones hasta 1987. Por lo tanto, al crear placas adaptadoras para las primeras computadoras compatibles con IBM, los desarrolladores tuvieron que comprender por sí mismos su funcionamiento. A medida que las computadoras compatibles con IBM se volvieron más comunes y se convirtieron en un estándar de la industria, el proceso de desarrollo se volvió mucho más sencillo.

La placa adaptadora de bus ISA de 8 bits tiene las siguientes dimensiones:

• altura - 4,2 pulgadas (106,68 mm);

Autobús ISA de 16 bits

IBM literalmente hizo estallar el mundo de las PC con la introducción del modelo AT en 1984, equipado con el procesador 286. Este procesador soportaba un bus de datos de 16 bits, lo que hacía posible la comunicación entre el procesador, la placa base y la memoria mediante 16 bits. en lugar de datos de 8 bits. Aunque el procesador podía instalarse en una placa base con un bus de E/S de 8 bits, aún proporcionaba un mayor rendimiento al intercambiar datos con varias placas conectadas al bus.

En lugar de crear un nuevo bus de E/S, IBM decidió hacer que el sistema fuera compatible con adaptadores de 8 y 16 bits manteniendo el mismo conector de 8 bits pero agregándole uno adicional. El resultado fue un conector para instalar adaptadores de 16 bits. Introducido por primera vez en las computadoras PC/AT en agosto de 1984, el bus ISA de 16 bits también se llamó bus AT.

Un conector adicional en cada ranura de expansión de 16 bits agrega 36 pines (el número total de pines de datos aumenta a 98) necesarios para transferir datos de bits superiores. Además, se ha cambiado la asignación de dos pines de la parte de 8 bits del conector. Sin embargo, tales cambios no afectaron de ninguna manera el rendimiento de las placas de 8 bits.

Una placa adaptadora típica Clase AT tiene las siguientes dimensiones:

• altura: 4,8 pulgadas (121,92 mm);
• longitud: 13,13 pulgadas (333,5 mm);
• espesor - 0,5 pulgadas (12,7 mm).

En los ordenadores de clase AT se pueden encontrar placas con una altura de 4,8 pulgadas y 4,2 pulgadas (correspondientes a placas más antiguas para ordenadores de clase PC/XT). Las placas de altura reducida se instalaron en el modelo 286 de computadora clase XT. Este modelo, con una placa base diseñada para una computadora clase AT, usaba una carcasa XT, por lo que la altura de las tarjetas adaptadoras tuvo que reducirse a 4,2 pulgadas. Después de esto, la mayoría de los fabricantes comenzaron a producir solo adaptadores con una altura reducida que se pueden instalar en cualquier caso.

Autobús ISA de 32 bits

Algún tiempo después del lanzamiento del procesador de 32 bits, se desarrollaron los primeros estándares para el bus correspondiente. Incluso antes de que aparecieran los primeros diseños de las arquitecturas MCA y EISA, algunas empresas comenzaron a desarrollar sus propios diseños que eran extensiones de la arquitectura ISA. Aunque se produjeron relativamente pocos, algunos de ellos todavía se encuentran hoy.

Las líneas adicionales de estos buses generalmente se usaban solo cuando se trabajaba con tarjetas de expansión de memoria y adaptadores de video producidos por las empresas que crearon este estándar. Sus parámetros y diseños de conectores difieren significativamente de los estándar, además, sus especificaciones y diagramas de contactos no se distribuyeron.

El bus, como usted sabe, es, de hecho, un conjunto de cables (líneas) que conectan varios componentes de la computadora para suministrarles energía e intercambiar datos. En la “configuración mínima” el autobús dispone de tres tipos de líneas:

• líneas de control;
• líneas de direccionamiento;
• líneas de datos.

Los dispositivos conectados al bus se dividen en dos categorías principales: maestros de bus y esclavos de bus. Los maestros de bus son dispositivos capaces de controlar el funcionamiento del bus, es decir, iniciar la escritura/lectura, etc. Los esclavos de bus son, por tanto, dispositivos que sólo pueden responder a solicitudes. Es cierto que también hay "esclavos inteligentes", pero por ahora los cubriremos para mayor claridad. Bueno, eso es básicamente todo lo que necesitas saber sobre los neumáticos para entender de qué hablaremos a continuación.

En 1981, IBM introdujo un nuevo bus para su uso en computadoras de la serie PC/XT. El bus tenía un diseño extremadamente simple, contenía 53 líneas de señal y 8 líneas de alimentación y era un bus síncrono de 8 bits con paridad e interrupciones de dos niveles (interrupciones de flanco de disparo); cuando se usan, los dispositivos solicitan interrupciones cambiando el estado del línea IRQ correspondiente de 0 a 1 o viceversa. Esta disposición de solicitudes de interrupción permite que solo un dispositivo utilice cada interrupción. Además, el bus no admitía maestros de bus adicionales y los únicos dispositivos que controlaban el bus eran el procesador y el controlador DMA de la placa base.

Las desventajas del neumático derivadas de la simplicidad de su diseño son obvias. Por lo tanto, para su uso en computadoras IBM-AT ("Advanced Technology"), en 1984 se introdujo una nueva versión del bus, más tarde llamada ISA. Si bien mantenía la compatibilidad con las tarjetas de expansión de 8 bits más antiguas, la nueva versión del bus tenía una serie de ventajas importantes, como por ejemplo:

• la adición de 8 líneas de datos permitió el intercambio de datos de 16 bits;
• agregar 4 líneas de dirección hizo posible aumentar el tamaño máximo de memoria direccionable a 16 MB;
• Se agregaron 5 líneas IRQ adicionales con borde de gatillo;
• se implementó soporte parcial para maestros de autobuses adicionales;
• la frecuencia del bus se aumentó a 8 MHz;
• El rendimiento alcanzó 5,3 MV/seg.

La implementación de la masterización del bus no fue particularmente exitosa, ya que, por ejemplo, una solicitud para liberar el bus ("Bus hang-off") al maestro del bus actual requería varios ciclos de reloj para procesarse, y cada maestro tenía que liberar el bus periódicamente. para permitir que se realicen actualizaciones de la memoria (actualización de memoria), o realice la actualización usted mismo. Para garantizar la compatibilidad con versiones anteriores de placas de 8 bits, la mayoría de las nuevas funciones se implementaron agregando nuevas líneas. Dado que AT se construyó sobre el procesador Intel 80286, que era significativamente más rápido que el 8088, fue necesario agregar un generador de estado de espera. Para evitar este generador, se utiliza una línea libre (pin B8 NOWS-"No Wait State") del bus original de 8 bits. Cuando esta línea se establece en 0, se omiten los relojes de espera. El uso de la línea de autobús original como NOWS permitió a los desarrolladores crear placas "rápidas" tanto de 16 como de 8 bits.

La nueva ranura contenía 4 nuevas líneas de dirección (LA20-LA23) y copias de tres líneas de dirección inferiores (LA17-LA19). La necesidad de dicha duplicación surgió debido al hecho de que las líneas de direcciones XT estaban bloqueadas y estos retrasos provocaron una disminución en el rendimiento de los dispositivos periféricos. El uso de un conjunto duplicado de líneas de dirección permitió que la tarjeta de 16 bits detectara temprano en el ciclo que se estaba accediendo a ella y enviara una señal de que podía manejar comunicaciones de 16 bits. De hecho, este es un punto clave para garantizar la compatibilidad con versiones anteriores. Si el procesador intenta acceder a una placa de 16 bits, solo podrá hacerlo si recibe una respuesta IO16 adecuada de ella. De lo contrario, el chipset inicia dos ciclos de 8 bits en lugar de uno de 16 bits. Y todo estaría bien, pero solo hay 7 líneas de dirección sin demora, por lo que las placas que usan un rango de direcciones de menos de 128 KB no pudieron determinar si la dirección transmitida estaba en su rango de direcciones y, en consecuencia, enviar una respuesta IO16. Por lo tanto, muchas placas, incluidas las placas EMS, no podían utilizar comunicación de 16 bits. Se pueden encontrar más detalles sobre el funcionamiento del bus ISA en la descripción.

A pesar de la falta de un estándar oficial y características técnicas, el bus ISA superó las necesidades del usuario promedio en 1984, y el dominio de IBM AT en el mercado de computadoras masivas llevó al hecho de que los fabricantes de tarjetas de expansión y clones de AT adoptaron ISA como un estandar. Esta popularidad del bus ha llevado al hecho de que las ranuras ISA todavía están presentes en todas las placas base y todavía se producen placas ISA. Es cierto que Microsoft en la especificación PC99 prevé el abandono de ISA, pero, como dicen, todavía tendremos que esperar hasta entonces.

autobús ISA- el primer bus exitoso para computadoras personales. Inicialmente tenía una capacidad de 8 bits. Con la introducción de la arquitectura AT, el bus ISA pasó a ser de 16 bits. El bus ISA era a la vez un bus de periféricos y de sistema. A través de este bus del procesador se comunicaba no sólo con los dispositivos periféricos, sino también con la RAM. Incluso la regeneración de la memoria se llevó a cabo con la participación de este bus: aproximadamente cada 15 µs un controlador especial envió una señal para leer todas las celdas de la memoria, lo que obligó a actualizar las cargas eléctricas en los condensadores de la RAM.

Conector de bus ISA

Hay dos tipos de conectores de bus ISA: de 8 bits y de 16 bits.

El primer bloque largo de contactos es idéntico para ambos tipos de conectores. Y el segundo, corto, está presente solo en el conector de 16 bits. ES UN.

contactos de bus ISA

ISA de 8 bits

ISA de 16 bits

Despacho

Simultáneamente autobús ISA Sólo se puede utilizar un dispositivo. Por defecto, el bus es propiedad del procesador central. Cuando otro dispositivo quiere enviar datos, establece la señal correspondiente. El procesador puede confirmar la propiedad del bus afirmando una señal de respuesta. El dispositivo puede capturar neumáticos durante el tiempo que desee. Pero cada 15 µs debe emitir una señal REFRESH para que se regenere la RAM.

Un bus es un canal de transferencia de datos compartido por diferentes unidades del sistema. El bus puede ser un conjunto de líneas conductoras grabadas en una placa de circuito impreso, cables soldados a los terminales de los conectores en los que se insertan las placas de circuito impreso o un cable plano. Los componentes de un sistema informático están ubicados físicamente en una o más placas de circuito impreso y su número y funciones dependen de la configuración del sistema, su fabricante y, a menudo, de la generación del microprocesador. Las principales características de los autobuses son la profundidad de bits de los datos transmitidos y la velocidad de transferencia de datos.

Dos tipos de autobuses son de mayor interés: sistema y local.

El bus del sistema está diseñado para garantizar la transferencia de datos entre dispositivos periféricos y el procesador central, así como la RAM.

Un bus local, por regla general, es un bus conectado directamente a los pines del microprocesador, es decir autobús del procesador.

Existen varios estándares para organizar el bus del sistema para PC.

El bus ISA (Industry Standard Architecture) es un bus que se ha utilizado desde los primeros modelos de PC y se ha convertido en un estándar de la industria. Los modelos de PC XT utilizaban un bus con un ancho de datos de 8 bits y un ancho de dirección de 20 bits. En los modelos AT, el bus se amplió a 16 bits de datos y 24 bits de dirección, que es donde permanece hoy. Estructuralmente, el autobús tiene la forma de dos ranuras. El subconjunto ISA-8 utiliza sólo la primera ranura de 62 pines, mientras que el ISA-16 utiliza una ranura adicional de 36 pines. Frecuencia de reloj – 8 MHz. Velocidad de transferencia de datos de hasta 16 MB. Tiene buena inmunidad al ruido.

El bus proporciona a sus suscriptores la capacidad de asignar registros de 8 o 16 bits a E/S y espacio de memoria. El rango de direcciones de memoria disponibles está limitado al área UMA (Arquitectura de memoria unificada), pero para el bus ISA-16, las opciones especiales de configuración del BIOS también pueden permitir espacio en el área entre los megabytes 15 y 16 de memoria (aunque la computadora no podrá utilizar más de 15 MB de RAM). El límite superior del rango de direcciones de E/S está limitado por la cantidad de bits de dirección utilizados para la decodificación; el límite inferior está limitado por el área de direcciones 0-FFh reservadas para los dispositivos de la placa del sistema. La PC adoptó un direccionamiento de E/S de 10 bits, en el que los dispositivos ignoraban las líneas de dirección A. Por tanto, el rango de direcciones de los dispositivos de bus ISA está limitado al área 100h-3FFh, es decir, un total de 758 direcciones de registros de 8 bits. Algunas áreas de estas direcciones también son reclamadas por dispositivos del sistema. Posteriormente se empezó a utilizar el direccionamiento de 12 bits (rango 100h-FFFh), pero a la hora de utilizarlo siempre es necesario tener en cuenta la posibilidad de la presencia en el bus de antiguos adaptadores de 10 bits que “responderán” a la dirección con los bits A correspondientes en toda el área admisible cuatro veces.

Los suscriptores del bus ISA-8 pueden tener hasta 6 líneas IRQ (Solicitud de interrupción) a su disposición; para ISA-16 su número llega a 11. Tenga en cuenta que al configurar la configuración del BIOS, algunas de estas solicitudes pueden ser seleccionadas por los dispositivos de la placa del sistema o el PCI. autobús.

Los suscriptores del bus pueden utilizar hasta tres canales DMA (Acceso directo a memoria) de 8 bits y tres canales más de 16 bits pueden estar disponibles en un bus de 16 bits. Las señales del canal de 16 bits también se pueden utilizar para obtener control directo del bus mediante el dispositivo Bus-Master. En este caso, el canal DMA se utiliza para proporcionar arbitraje del control del bus, y el adaptador Bus-Master genera todas las direcciones y señales de control del bus, sin olvidar "dar" el control del bus al procesador no más de 15 microsegundos ( para no interrumpir la regeneración de la memoria).

Todos los recursos del bus del sistema enumerados deben distribuirse entre los suscriptores sin conflictos. No conflicto significa lo siguiente:

Cada suscriptor debe controlar el bus de datos durante las operaciones de lectura.

(dar información) únicamente a sus direcciones o accediendo al canal DMA que utilizan. Las áreas de lectura de direcciones no deben superponerse. No está prohibido “espiar” operaciones de escritura que no estén dirigidas a él.

El suscriptor debe mantener baja la línea de solicitud de interrupción designada IRQx en el estado pasivo y elevarla a alto para activar la solicitud. El abonado no tiene derecho a controlar las líneas de solicitud no utilizadas; éstas deben estar desconectadas eléctricamente o conectadas a un buffer en el tercer estado. Sólo un dispositivo puede utilizar una línea de solicitud. Tal absurdo (desde el punto de vista del diseño de circuitos TTL) se permitió en las primeras PC y, sacrificando la compatibilidad, se ha replicado diligentemente durante muchos años.

El problema de la distribución de recursos en los adaptadores antiguos se resolvió con la ayuda de puentes, luego aparecieron los dispositivos definidos por software, que prácticamente fueron reemplazados por placas PnP configuradas automáticamente.

Para los autobuses ISA, varias empresas producen tarjetas prototipo (Protitype Card), que son placas de circuito impreso de formato completo o reducido con un soporte de montaje. Las placas están equipadas con circuitos de interfaz obligatorios: un búfer de datos, un decodificador de direcciones y algunos otros. El resto del campo del tablero es un “tablero ciego” en el que el desarrollador puede colocar una versión prototipo de su dispositivo. Estas placas son convenientes para probar la placa de pruebas de un nuevo producto, así como para montar copias individuales de un dispositivo cuando el desarrollo y la fabricación de una placa de circuito impreso no son rentables.

Con la llegada de los procesadores de 32 bits, se intentó ampliar el ancho del bus, pero no todos los buses ISA de 32 bits están estandarizados, excepto el bus EISA.

2. Autobús EISA

Con la llegada de los microprocesadores de 32 bits 80386 (versión DX) de Compaq, NEC y varias otras empresas, se creó un bus EISA de 32 bits, totalmente compatible con ISA.

El bus EISA (Extended ISA) es una extensión estrictamente estandarizada de ISA de hasta 32 bits. El diseño garantiza la compatibilidad con los adaptadores ISA convencionales. Las estrechas clavijas de expansión adicionales están ubicadas entre las láminas del conector ISA y debajo de tal manera que el adaptador ISA, que no tiene ranuras para llaves adicionales en el conector de borde, no las alcance. No se permite instalar tarjetas EISA en ranuras ISA porque sus circuitos específicos terminarán en los pines del circuito ISA, dejando la placa base inoperable.

La expansión del bus no consiste solo en aumentar el ancho y la dirección de los datos: los modos EISA utilizan señales de control adicionales para permitir modos de transferencia más eficientes. En el modo de transmisión normal (sin ráfagas), se pueden transferir hasta 32 bits de datos por par de ciclos de reloj (un reloj por fase de dirección, un reloj por fase de datos). El máximo rendimiento del bus se logra mediante el modo Burst, un modo de alta velocidad para enviar paquetes de datos sin indicar la dirección actual dentro del paquete. Dentro de un paquete, los siguientes datos se pueden transmitir en cada ciclo de reloj del bus; la longitud del paquete puede alcanzar los 1024 bytes. El bus también proporciona modos DMA más eficientes, en los que la velocidad de transferencia puede alcanzar los 33 MB/s. Las líneas de solicitud de interrupción permiten el uso compartido y se mantiene la compatibilidad con las tarjetas ISA: cada línea de solicitud se puede programar para sensibilidad de ambos bordes, tanto en ISA como en nivel bajo. El bus permite que cada tarjeta de expansión consuma hasta 45 W de potencia, pero, por regla general, ningún adaptador consume toda la potencia.

Cada ranura (máximo de 8) y placa del sistema puede tener una resolución selectiva de direccionamiento de E/S y líneas independientes de solicitud y reconocimiento de control de bus. El arbitraje de solicitudes lo realiza el dispositivo ISP (periférico del sistema integrado). Un componente obligatorio de una placa base con bus EISA es la memoria de configuración no volátil NVRAM, que almacena información sobre los dispositivos EISA para cada ranura. El formato de registro está estandarizado; se utiliza una utilidad ECU especial (Utilidad de configuración EISA) para modificar la información de configuración. La arquitectura permite que los adaptadores definidos por software resuelvan automáticamente conflictos en el uso de los recursos del sistema mediante programación, pero a diferencia de la especificación PnP, EISA no permite la reconfiguración dinámica. Todos los cambios de configuración son posibles solo en el modo de configuración, después de salir del cual debe reiniciar la computadora. El acceso aislado a los puertos de E/S de cada tarjeta durante la configuración se proporciona de forma sencilla: la señal AEN, que permite la decodificación de direcciones en el ciclo de E/S, llega a cada ranura a través de una línea AENx separada, en este momento controlada por software. También puede acceder a las tarjetas ISA normales por separado de esta manera, pero esto es inútil ya que las tarjetas ISA no admiten el intercambio de información de configuración proporcionada por el bus EISA. La especificación PnP para el bus ISA surgió a partir de algunas de las ideas de configuración de EISA (el formato de registro de configuración ESCD es muy parecido a la NVRAM de EISA).

EISA es una arquitectura costosa pero valiosa que se utiliza en sistemas multitarea, servidores de archivos y dondequiera que se requiera una expansión del bus de E/S altamente eficiente.

Autobuses ISA y EISA

El bus ISA fue el primer bus de sistema estandarizado (ISA significa Industria estandar de arquitectura) y durante muchos años fue el estándar en el campo de la PC. E incluso hoy en día, se pueden encontrar conectores para este bus en algunas placas base.

autobús de 8 bits

El antepasado de la familia de autobuses ISA fue el bus ISA de 8 bits, que apareció en 1981 y que se puede encontrar en las computadoras de la generación HT. Un bus de 8 bits tiene 62 líneas, cuyos pines se encuentran en sus ranuras. Incluyen 8 líneas de datos, 20 líneas de dirección y 6 líneas de solicitud de interrupción. El autobús opera a una frecuencia de 4,77 MHz. El bus ISA de 8 bits es el más lento de todos los buses del sistema (el ancho de banda es de solo 1,2 Mb por segundo), por lo que hace mucho que está desactualizado y, por lo tanto, hoy en día no se usa en ninguna parte, excepto en muy raras ocasiones (por ejemplo, algunas tarjetas Los sintonizadores de FM pueden usar una interfaz ISA de 8 bits, ya que allí el bus se usa solo para control, y no para transmitir datos en sí, y la velocidad de su funcionamiento no es crítica).

autobús de 16 bits

Un desarrollo posterior de la ISA fue el bus de 16 bits, también llamado a veces AT-Bus, que entró en uso por primera vez en 1984. Si miras sus ranuras (perdón por la mala calidad de la imagen), verás que constan de dos partes, de las cuales una (la grande) copia completamente la ranura de 8 bits. La parte adicional contiene 36 contactos (8 líneas de datos adicionales, 4 líneas de dirección y 5 líneas IRQ más un contacto para la nueva señal SBHE). Sobre esta base, se pueden instalar tarjetas cortas de 8 bits en las ranuras del nuevo bus (por supuesto, es imposible hacerlo al revés). Las asignaciones de pines de la ranura de 16 bits se muestran en la siguiente tabla.

La implementación de la masterización del bus no fue particularmente exitosa, ya que, por ejemplo, una solicitud para liberar el bus (Bus hang-off) al maestro del bus actual se procesaba en varios ciclos de reloj, además, cada maestro tenía que liberar el bus periódicamente. para permitir una actualización de la memoria), o realice la actualización usted mismo. Para garantizar la compatibilidad con versiones anteriores de placas de 8 bits, la mayoría de las nuevas funciones se implementaron agregando nuevas líneas. Dado que AT se construyó sobre el procesador Intel 80286, que era significativamente más rápido que el 8088, fue necesario agregar un generador de estado de espera. Para evitar este generador, se utiliza una línea libre (pin B8) del bus original de 8 bits. Cuando esta línea se establece en 0, se omiten los relojes de espera. Esto permitió a los desarrolladores crear placas rápidas de 16 y 8 bits.

La nueva ranura contenía 4 nuevas líneas de dirección (LA20-LA23) y copias de tres líneas de dirección bajas (LA17-LA19). La necesidad de dicha duplicación surgió debido al hecho de que las líneas de direcciones XT estaban bloqueadas y estos retrasos provocaron una disminución en el rendimiento de los dispositivos periféricos. El uso de un conjunto duplicado de líneas de dirección permitió que la tarjeta de 16 bits detectara temprano en el ciclo que se estaba accediendo a ella y enviara una señal de que podía manejar comunicaciones de 16 bits. De hecho, este es un punto clave para garantizar la compatibilidad con versiones anteriores. Si el procesador intenta acceder a una placa de 16 bits, solo podrá hacerlo si recibe una respuesta IO16 adecuada de ella. De lo contrario, el chipset inicia dos ciclos de 8 bits en lugar de uno de 16 bits. Y todo estaría bien, pero solo hay 7 líneas de dirección sin demora, por lo que las placas que usan un rango de direcciones de menos de 128 Kb no pudieron determinar si la dirección transmitida estaba en su rango de direcciones y, en consecuencia, enviar una respuesta IO16. Por lo tanto, muchas placas, incluidas las placas EMS, no podían utilizar comunicación de 16 bits.

La transmisión de un byte de datos a través del bus ISA ocurre de la siguiente manera: primero, la dirección de la celda RAM o del puerto del dispositivo de E/S donde se debe transferir el byte se establece en el bus de direcciones, luego el byte de datos se establece en la línea de datos. Un retraso es causado por ciclos de espera y se envía una señal para transmitir un byte (estroboscópico de grabación), y se desconoce si los datos se han grabado o no. Por lo tanto, se eligió una frecuencia de reloj del bus de 8,33 MHz, de modo que incluso los dispositivos más lentos tengan la garantía de poder intercambiar datos (comandos) a través del bus. El rendimiento fue de 5,3 Mb/s.

A pesar de la falta de un estándar oficial y "modificaciones" técnicas, el bus ISA superó las necesidades del usuario promedio en 1984, y la popularidad del IBM AT en el mercado de computadoras principal llevó a los fabricantes de tarjetas de expansión y clones de AT a adoptar el ISA. como estándar. Esta popularidad del bus ha llevado al hecho de que las ranuras ISA todavía están presentes en muchas placas base modernas y todavía se están produciendo tarjetas para el bus ISA (razón por la cual presentamos con tanto detalle la distribución de pines del bus ISA de 16 bits). .

Es cierto que en las últimas especificaciones de equipos informáticos comenzaron a abandonar el viejo autobús (después de todo, más de 15 años en la industria informática es un tiempo enorme). Pero el caso es que durante este tiempo los usuarios han acumulado una variedad de placas con interfaz ISA y es poco probable que estén dispuestos a desprenderse de ellas fácilmente. Además, los dispositivos de baja velocidad, como módems o tarjetas de red lentas, no requieren un gran ancho de banda de bus y el uso de interfaces más modernas no les proporciona ninguna ventaja especial. Y nadie impide que los fabricantes de placas base coloquen una o dos ranuras negras grandes en sus productos, especialmente porque, con la tendencia emergente, las placas base con soporte ISA pueden tener una gran demanda entre los propietarios de tarjetas antiguas. Por lo tanto, la ISA, aparentemente, aún no ha abandonado ni abandonará sus posiciones establecidas tan pronto como podría parecer a primera vista.

autobús EISA

La necesidad de mejorar el rendimiento y al mismo tiempo garantizar la compatibilidad llevó a un mayor desarrollo del bus ISA. Por lo tanto, en septiembre de 1988, Compaq, Epson, Hewllett-Packard, NEC, Wyse, Zenith, Olivetti, AST Research y Tandy introdujeron una extensión de bus de 32 bits totalmente compatible con versiones anteriores llamada EISA ( ISA extendida). Las principales características de la nueva interfaz fueron las siguientes:

• La ranura EISA es totalmente compatible con la ranura ISA. Al igual que con la expansión de 16 bits, se proporcionaron nuevas capacidades al agregar nuevas líneas. Como no había ningún lugar donde extender más el conector ISA, los desarrolladores encontraron una solución original: se colocaron nuevos contactos entre los contactos del bus ISA y no se extendieron hasta el borde del conector. Un sistema especial de protuberancias en el conector y ranuras en los lugares correspondientes de las tarjetas EISA les permitió (las tarjetas) profundizar en el conector y conectarse a nuevos contactos. La "planta baja" (arriba) de esta estructura de dos pisos contiene los pines ISA establecidos, mientras que el "segundo piso" (abajo) contiene los nuevos pines EISA. Por este motivo, las tarjetas ISA también se pueden insertar en las ranuras EISA (estas últimas no encajarán completamente en el conector, ya que no tienen ranura)
• EISA es un bus de 32 bits que, combinado con 8,33 MHz, proporciona un rendimiento de 33 Mb/s
• El direccionamiento de memoria de 32 bits permitió direccionar hasta 4 Gb de memoria (como en la extensión ISA, las nuevas líneas de dirección aparecían sin demora)
• Configuración automática de tarjetas de expansión, así como la capacidad de configurarlas no mediante interruptores DIP, sino mediante programación.
• Admite la capacidad de establecer un nivel de dos niveles ( disparado por borde) interrupciones, que permitían que varios dispositivos compartieran una sola interrupción, como con multinivel ( activado por nivel) interrumpe
• Multiplicar el soporte del bus maestro
• El bus EISA aporta grandes beneficios a la hora de utilizar la memoria caché

Como puede verse en la descripción anterior, esto era suficiente para las necesidades de esa época.

Una característica importante del bus era la capacidad de cualquier bus maestro de acceder a cualquier dispositivo de memoria o dispositivo periférico, incluso si tenían diferentes bits de bus. Hablando de compatibilidad total con versiones anteriores de ISA, cabe señalar que las tarjetas ISA, por supuesto, no admitían el intercambio de interrupciones, incluso cuando se insertaban en el conector EISA. En cuanto al soporte de bus maestro múltiple, era una versión mejorada y ampliada para ISA. También había cuatro niveles de prioridad:

1. Esquemas de actualización de memoria
2. UPC
3. Adaptadores de autobús

También existía un árbitro de bus EISA: el llamado controlador periférico (ISP, Periférico del sistema integrado), que mantenía el orden. Además, había un dispositivo más: Chip de interfaz maestra de bus de Intel(BMIC), que garantizó que el capitán no permaneciera demasiado tiempo sentado en el autobús. Después de un cierto número de ciclos de reloj, el maestro se eliminó del bus y se generó una interrupción no enmascarable.

No daré el propósito de los pines de la ranura EISA, ya que el bus EISA no se ha generalizado tanto como ISA y hace tiempo que se extinguió. Sólo se puede encontrar en ordenadores bastante antiguos.